|
Les Universal Receiver Transmitter asynchrone ( UART ) que j'ai trouvé en ligne, sont trop compliqué et difficile à comprendre , ici, je vais vous expliquer une théorie simple et aussi le code sur la façon de construire un. Choses que vous devez
Xilinx ISE
Voir Plus Instructions
1 laisse d'abord parler de la façon dont les émetteurs fonctionnent . Le principe de base consiste à envoyer plusieurs bits de données sur une seule ligne. . Dans notre émetteur , ces données sont parallèles , mais de réduire le nombre de fils nécessaires , nous utilisons la communication série qui est converti en parallèle à l'extrémité de réception
Les choses de base dont nous avons besoin sont les suivantes: < br > 1 . Un diviseur d'horloge ( notre compteur )
C'est nous permet d'envoyer des données à une certaine vitesse (vitesse de transmission ) . Notre récepteur goûter et prendre le bit de données par bit .
2. Un registre à décalage
Nous avons besoin de savoir combien de bits à la fois nous transmettons , notre registre à décalage aura un bit de départ, les bits de données , bit de parité (en option) , le bit de fin.
3 . Un état schéma
Avant écriture du code, nous devons penser à ce que nous devons créer et la meilleure façon est de créer un diagramme d'état de notre conception. Nous savons que nous devons émetteur 2 états , oisif et de transmission .
2 Après avoir un diagramme d'états , maintenant, nous pouvons calculer notre compteur sera. Ceci est fait en utilisant : Compteur de
= horloge FPGA vitesse /vitesse de transmission
Dans cet exemple, j'utilise une vitesse de transmission de 9600 , ce qui rend mon compteur = 5208
< . br> 3 dernière, nous calculons notre registre à décalage et terminer la rédaction de notre machine d'état. Dans mon exemple de code que j'utilise un bit de départ , bit de parité , 8 bits de données et le bit de fin . C'est 11 bits au total .
Deux images à l'étape 2 et 3 ensemble dans le même module compléter notre code de l'émetteur nécessaire pour programme le FPGA. Ce code fonctionnera avec un autre FPGA connectés en série ou avec HyperTerminal de Windows parmi d'autres matériels. Peut être facilement modifiables à travailler avec beaucoup plus .
4 dernière, nous créons un banc d'essai pour corriger les erreurs et de simuler notre programme avant de programmer le FPGA.
Ceci conclut l'émetteur . Veuillez laisser des commentaires si vous avez des questions ou sentir qu'il ya quelque chose qui manque ici .
|
