|
Reduced Instruction Set Computing (RISC ) est un concept de design de CPU qui vise des gains de pouvoir comme un compromis pour obtenir des instructions simplifiées . Cette philosophie de conception est directement opposé à Complex Instruction Set Computing (SCRC ) , qui est à la base des processeurs de type x86 de la grande majorité des ordinateurs personnels et ordinateurs portables. Performance - Oriented
La construction du processeur RISC est telle que la performance est la priorité , plutôt que la puissance brute . Quand RISC et CISC ont été développés, le goulot d'étranglement des microprocesseurs était le pouvoir , ce qui signifie que le CDCI a emporté et efficaces puces, axés sur la performance ont été moins en moins utilisée . RISC est revenue en vogue quand le besoin accru de puces qui font un usage efficace de l'énergie de la batterie portable.
Moins polyvalent
Depuis le jeu d'instructions est si simple, c'est , une instruction par cycle , processeurs RISC ont tendance à être mieux utilisé pour les opérations logiques simples et répétitives. Processeurs CISC sont vraiment « à usage général », ce qui signifie qu'ils peuvent pipeline plusieurs instructions à la fois sans une préférence pour des applications simples ou plus complexes. Processeurs RISC doivent être programmés de façon très particulière.
Simpler
L'orientation de la performance de l'architecture RISC est due à son jeu d'instructions simple et efficace . Grâce à cette simplicité que les processeurs RISC sont plus faciles à concevoir et peu coûteux à produire , ce qui les rend idéales pour construits à cet effet et pas cher machines informatiques qui exécutent des instructions répétitives.
Longue instruction Strings
< p> processeurs RISC peuvent être adaptés pour fonctionner chaînes d'instructions de type CISC , mais ils sont incroyablement inefficace à faire. Depuis un processeur RISC ne peut gérer une chaîne d'instructions à la fois , le code doit être plus compartimentée et, par conséquent , plus compliqué.
|
