|
Le bus d'adresses ne transmet pas directement un signal d'état *retour* au CPU. Le bus d'adresses est unidirectionnel; il transporte les adresses *du* processeur *vers* la mémoire ou les périphériques d'E/S.
Le signal d'état est renvoyé à la CPU via le bus de données . Cependant, il ne s'agit pas de *l'intégralité* du bus de données, mais plutôt d'une partie spécifique de celui-ci ou d'un ensemble distinct de lignes dédiées aux signaux d'état, souvent au sein de la structure plus large du bus de données. Ces signaux d'état indiquent des éléments tels que :
* Réussite/échec de l'accès à la mémoire : L'opération de mémoire s'est-elle terminée avec succès ?
* État du périphérique d'E/S : L'appareil est-il prêt ? L'opération d'E/S a-t-elle réussi ?
* Demandes d'interruption : Un périphérique requiert l'attention du processeur.
* Drapeaux d'unité arithmétique et logique (ALU) : Résultats d'une opération arithmétique (par exemple, report, débordement, zéro).
Ainsi, même si les *informations* sont transportées sur le bus de données, il est crucial de comprendre que les informations d'état sont distinctes des données lues dans la mémoire ou écrites dans celle-ci. Il est plus précis de dire que le bus de données *inclut* des signaux d'état ainsi que des données. Il n’existe pas un seul « bus d’état » dédié.
|
